Descargar

El transistor FET (Electrónica analógica)

Enviado por José Duchitanga


  1. Abstract
  2. Introducción
  3. Marco teórico
  4. Zona lineal
  5. Ecuaciones del FET
  6. Conclusiones
  7. Recomendaciones
  8. Referencias
  9. Anexos

The JFET is a device unipolar, since in its operation the majority payees intervene only. 2 types of JFET exist: of "channel N" and "of channel P.

The physical structure of a JFET (transistor of effect field of union) it consists on a channel of semiconductor type n or p depending on the type of JFET, with contacts ohmics in each end, called source and drean. To the sides of the channel two regions of material semiconductor of different type exist to the channel, connected to each other, forming the door terminal.

The channel JFET n this polarized inversely by that that practically any current doesn't enter through the terminal of the door.

The channel JFET p, has an inverse structure to that of channel n; being therefore necessary their door polarization also inverse regarding that of channel n.

In the symbol of the device, the arrow indicates the sense of direct polarization of the union pn.

The current also goes it presents a double dependence the one that is that the drainage current is proportional to the value of you and the width of the channel is proportional to the difference between VGS and VP. As you GO it is limited by the resistance of the channel, as much as adult is VGS – VP, adult will be the width of the channel and bigger the obtained current.

For the calculate of the JFET the equation called equation of Shockley it is used

Index Terms: Transistor FET.

El estudio de la electrónica continúa con el conocimiento de los transistores JFET. Para el caso de los transistores de efecto de campo más conocidos como JFET la relación entre las variables de entrada y salida es no lineal debido a la ecuación de Shockley.

Para el cálculo de éstos se usa el método matemático, además también se utiliza el método grafico el cual es el más utilizado.

Destacando que la ecuación mencionada anteriormente es la misma para todas las configuraciones de red del JFET siempre y cuando el dispositivo se encuentre en la región activa. La red define el nivel de corriente y voltaje asociado con el punto de operación mediante su propio conjunto de ecuaciones.

Este tipo de transistor se lo puede configurar de diferentes formas como son polarización con dos fuentes, auto polarización; con resistencia de source y sin ella, y polarización con dos fuentes. Además estos transistores FET existen de dos tipos que son de tipo n y p, que en su simbología se lo reconoce por el signo de la flecha.

OBJETIVOS

  • Diseñar, comprobar, simular y calcular el funcionamiento de los siguientes circuitos de polarización con el transistor FET.

  • Polarización con dos fuentes.

  • Auto polarización:

  • Con resistencia de source.

  • Sin resistencia de source.

  • Polarización con divisor de tensión.

  • Polarización con fuente doble.

3.1 EL TRANSISTOR FET

El JFET es un dispositivo unipolar, ya que en su funcionamiento sólo intervienen los portadores mayoritarios. Existen 2 tipos de JFET: de "canal N" y "de canal P".

Figura 1: Símbolos de los transistores JFET, canal N y canal P. 

Al comparar el JFET con el TBJ se aprecia que el drenaje (D) es análogo al colector, en tanto que el surtidor (S) es análogo al emisor. Un tercer contacto, la compuerta (G), es análogo a la base.

La estructura física de un JFET (transistor de efecto campo de unión) consiste en un canal de semiconductor tipo n o p dependiendo del tipo de JFET, con contactos óhmicos (no rectificadores) en cada extremo, llamados FUENTE y DRENADOR. A los lados del canal existen dos regiones de material semiconductor de diferente tipo al canal, conectados entre sí, formando el terminal de PUERTA.

• En el caso del JFET de canal N, la unión puerta – canal, se encuentra polarizada en inversa, por lo que prácticamente no entra ninguna corriente a través del terminal de la puerta.

El JFET de canal p, tiene una estructura inversa a la de canal n; siendo por tanto necesaria su polarización de puerta también inversa respecto al de canal n.

• Los JFET se utilizan preferiblemente a los MOSFET en circuitos discretos.

• En el símbolo del dispositivo, la flecha indica el sentido de polarización directa de la unión pn.

3.1.1 PRINCIPIO DE OPERACIÓN DEL JFET (DE CANAL N).

En la unión pn, al polarizar en inversa la puerta y el canal, una capa del canal adyacente a la puerta se convierte en no conductora. A esta capa se le llama zona de carga espacial o deplexión.

• Cuanto mayor es la polarización inversa, más gruesa se hace la zona de deplexión; cuando la zona no conductora ocupa toda la anchura del canal, se llega al corte del canal. A la tensión necesaria para que la zona de deplexión ocupe todo el canal se le llama tensión puerta-fuente de corte (VGSoff ó Vto). Esta tensión es negativa en los JFET de canal n.

En funcionamiento normal del JFET canal n, D es positivo respecto a S.

La corriente va de D a S a través del canal.

Como la resistencia del canal depende de la tensión GS, la corriente de drenador se controla por dicha tensión.

Figura 2: Estados del JFET canal N

Si en la estructura del transistor de canal n se aplica una tensión VDS mayor que cero, aparecerá una corriente circulando en el sentido del drenaje al surtidor, corriente que llamaremos ID. El valor de dicha corriente estará limitado por la resistencia del canal N de conducción. En este caso pueden distinguirse dos situaciones, según sea VDS grande o pequeña en comparación con VDS.

VALORES PEQUEÑOS DE VOLTAJE VDS.

La siguiente figura muestra la situación cuando se polariza la unión GS una tensión negativa, mientras que se aplica una tensión menor entre D y S.

Por la terminal de puerta (G) no circula más que la corriente de fuga del diodo GS, que en una primera aproximación podemos considerar despreciable. La corriente ID presenta una doble dependencia:

  • La corriente ID es directamente proporcional al valor de VDS.

  • La anchura del canal es proporcional a la diferencia entre VGS y VP. Como ID está limitada por la resistencia del canal, cuanto mayor sea VGS – VP, mayor será la anchura del canal y mayor la corriente obtenida.

Los dos puntos anteriores se recogen en la siguiente expresión: ID = ( VGS – VP )VDS

Por lo tanto en la región lineal obtenemos una corriente directamente proporcional a VGS y VDS.

VALORES ALTOS DE VDS.

Para  Valores altos de VDS comparables y superiores a VGS, la situación cambia con respecto al caso anterior. La resistencia del canal se convierte en no lineal, y  el JFet pierde su comportamiento óhmico.

Cuando se aplica un voltaje VDS al canal de 5 volts por ejemplo, éste se distribuye a lo largo del canal, es decir, en las proximidades del terminal D, la tensión será de 5 volts, pero a medio camino circulante la corriente habrá reducido su potencial a la mitad (2,5 V), y en el terminal S el voltaje será nulo. Por otra parte, si VGS es negativo (-2 V, por ejemplo), la tensión se distribuirá uniformemente a lo largo de la zona al no existir ninguna corriente.

En las proximidades del terminal S la tensión inversa aplicada es de 2 V, que corresponde con la VGS = -2 V. Sin embargo, conforme nos acercamos a D esta tensión aumenta: en la mitad del canal es de 4.5 V y en D alcanza 7 V. La polarización inversa aplicada al canal no es constante por lo que la anchura de la zona de depleción tampoco lo será. Cuando VDS es pequeña, esta diferencia de anchuras no afecta a la conducción en el canal, pero cuando aumenta, la  variación en la sección de conducción hace que la corriente de drenaje sea una función no lineal de VDS y que disminuya con respecto a la obtenida sin tener en cuenta este efecto. 

El desempeño del Transistor de Efecto de Campo (FET) fue propuesto por W. Shockley, en 1952. De ahí el nombre que rige la ecuación de este tipo de transistores; la llamada "ECUACIÓN DE SHOCKLEY".

ID =         Corriente de Drenaje

IDSS =     Corriente de Drenaje de Saturación

VGS =      Voltaje Puerta-Fuente

VP =        Voltaje de ruptura o Pinch Voltage.

Id=Idss1-VGSVp2

Figura 3. Recta de carga

3.1.3 CURVAS CARACTERÍSTICAS DEL TRANSISTOR DE EFECTO DE CAMPO.

Figura 4. Zona de funcionamiento del FET

LISTA DE MATERIALES.

Materiales

PRECIO

5 Transistores FET MPF 102

$ 2.50

12 Resistencias

$ 0.36

total

$ 2.86

Tabla 1. Presupuesto

CÁLCULOS.

  • Polarización con dos fuentes.

Figura 5. Polarización con dos fuentes

DATOS:

  • Auto polarización:

  • Con resistencia de source.

Figura 6. Polarización con resistencia de source

DATOS:

  • Sin resistencia de source.

Figura 7. Polarización sin resistencia de source.

DATOS

  • Polarización con divisor de tensión.

Figura 8. Polarización con divisor de tensión

DATOS

  • Polarización con fuente doble.

Figura 9. Polarización con doble fuente.

DATOS

SIMULACIONES

En los anexos sección 11

ANÁLISIS DE DATOS

  • Polarización con dos fuentes

Medidos

Simulados

Calculados

VDD

12.01 V

12 V

12 V

VDS

5.68 V

5.97 V

6 V

VGS

-0.75 V

-0.73 V

-0.73 V

VRD

6.3 V

6.02 V

6 V

ID

3.72 mA

3.54 mA

3.5 mA

Tabla 2. Datos medidos (polarización con dos fuentes)

Grafica 1. Relación entre VDS medido, simulado y calculado

Grafica 2. Relación entre ID medido, simulado y calculado

  • Auto polarización

  • Con resistencia de source

Medidos

Simulados

Calculados

VDD

12.02 V

12 V

12 V

VDS

5.99 V

5.93 V

6 V

VGS

-1.04 V

-0.95 V

-1 V

ID

7.59 mA

7.99 mA

7.74 mA

Tabla 3. Datos medidos (auto polarización con resistencia de source)

Grafica 3. Relación entre VDS medido, simulado y calculado

Grafica 4. Relación entre ID medido, simulado y calculado

  • Sin resistencia de source

Medidos

Simulados

Calculados

VDD

11.99 V

12 V

12 V

VDS

6.01 V

6.18 V

6 V

VGS

0 V

0 V

0 V

VRD

5.98 V

6.17 V

6 V

ID

13.35 mA

13.4 mA

13 mA

Tabla 4. Datos medidos (auto polarización sin resistencia de source)

Grafica 5. Relación entre VDS medido, simulado y calculado

Grafica 6. Relación entre ID medido, simulado y calculado

  • Con divisor de tensión

Medidos

Simulados

Calculados

VDD

19.83 V

20 V

20 V

VDS

10.08 V

10.09 V

10 V

VGS

-0.69 V

-0.53 V

-0.58 V

ID

3 mA

2.98 mA

3 mA

Tabla 5. Datos medidos (con divisor de tensión)

Grafica 7. Relación entre VDS medido, simulado y calculado

Grafica 8. Relación entre ID medido, simulado y calculado

  • Doble fuente

Medidos

Simulados

Calculados

VDD

11.98 V

12 V

12 V

VDS

4.31 V

4.45 V

4 V

VGS

-0.74 V

-0.8 V

-1 V

VSS

-4 V

-4 V

-4 V

ID

2.63 mA

2.55 mA

2.65 mA

Tabla 6. Datos medidos (doble fuente)

Grafica 9. Relación entre VDS medido, simulado y calculado

Grafica 10. Relación entre ID medido, simulado y calculado

Análisis: al tratar de resolver los circuitos con el transistor FET tuvimos que valernos de resoluciones de ecuaciones para tratar de resolverlos, así como también la imposición de algunos datos para facilitar los cálculos. Los parámetros fueron tomados de la guía de uso que viene con el FET y tuvimos que tomar esos datos de los rangos indicados. También cabe decir que si el punto de trabajo debe estar a la mitad el valor de VDS debe ser VDD/2, para trabajar a la mitad de la recta de carga.

Los valores medidos se asemejan a los calculados y simulados, solo con un pequeño margen de error debido a las resistencias o a las características del FET. (Sección 7-Analsis de Datos).

Se pudo comprobar que la corriente de drain que depende del voltaje gate source, obedece casi exactamente a la ecuación de shockley.

Id=Idss1-VGSVp2

Se puede observar que la curva característica a la salida del FET es muy similar a la de un BJT. (Anexos 11.1)

Puedo decir que para que las mediciones de esta práctica sean aceptables y tengan el menor número de errores en las mismas con respecto a los cálculos tuvimos que ajustar las resistencias lo más posible a las calculadas teniendo en algunos casos que poner las resistencias en serie o en paralelo ya que los valores de las mismas si se alejaban mucho cambian los valores de corriente y voltaje a rangos que no son aceptables; es decir que para el Transistor FET funcione correctamente las resistencias deben ser lo más exactas posibles.

Los valores de los JFET pueden ser diferentes aunque sean del mismo tipo por lo que primero tuvimos que obtener los valores reales de Vp y de IDSS. (Sección 5-calculos-datos)

CONCLUSIONS

The measured values resemble each other to those calculated and feigned, alone with a small error margin due to the resistances or to the characteristics of FET. (Section 7-Analsis of Data).

It could be proven that the drain current that depends on the voltage gate source, obeys the shockley equation almost exactly.

Id=Idss1-VGSVp2

One can observe that the characteristic curve to the exit of FET is very similar to that of a BJT. (Annexes 11.1)

I can say that so that the mensurations of this practice are acceptable and have the smallest number of errors in the same ones with regard to the calculations we had to adjust the resistances the most possible thing to those calculated having in some cases that to put the resistances in series or in parallel since the values of the same ones if they went away a lot they change the current values and voltage to ranges that are not acceptable; that is to say that for the Transistor FET works the resistances correctly they should be the most exact possible.

The values of JFET can be different although they are of the same type for that that first we had to obtain the real values of Vp and of IDSS. (Section 5-calculation-data)

Se recomienda utilizar el respectivo datasheet de los FET para verificar sus características.

Se recomienda calcular con el IDSS y el Vp real, para que los cálculos sean más exactos.

[1]http://www.worldlingo.com/ma/enwiki/es/Bayesian_probability

[2] http://arantxa.ii.uam.es/~jmoreno/razonamiento/tevidencia.htm

[3] http://www.eumed.net/libros/2008b/405/El%20concepto%20de%20probabilidad%20subjetiva.htm

[4] http://www.uaq.mx/matematicas/estadisticas/xu4.html

SIMULACIONES

  • Con dos fuentes.

Figura 10. Simulación con Polarización con dos fuentes.

Tabla 7. Simulaciones-Configuración con 2 fuentes

Figura 11. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 12. Recta de carga salida x=VDS (V) y=ID (mA)

  • Auto polarización.

  • Con resistencia de source.

Figura 13. Simulación con Polarización con resistencia de source.

Tabla 8. Simulaciones-Configuración con resistencia de source

Figura 14. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 15. Recta de carga salida x=VDS (V) y=ID (mA)

  • Sin resistencia de source.

Figura 16. Simulación con Polarización sin resistencia de source.

Tabla 9. Simulaciones-Configuración sin resistencia de source

Figura 17. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 18. Recta de carga salida x=VDS (V) y=ID (mA)

  • Con divisor de tensión.

Figura 19. Simulación de Polarización con divisor de tensión.

Tabla 10. Simulaciones-Configuración con divisor de tensión

Figura 20. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 21. Recta de carga salida x=VDS (V) y=ID (mA)

  • Con doble fuente.

Figura 22. Simulación de Polarización a doble fuente.

Tabla 11. Simulaciones-Configuración con doble fuente

Figura 23. Recta de carga ingreso x=VGS (V) y=ID (mA)

Figura 24. Recta de carga salida x=VDS (V) y=ID (mA)

 

 

Autor:

José Rafael Duchitanga González

Electrónica Analógica II