Circuitos que envían por un solo canal de salida alguna de las informaciones presentes en varias lineas de salida
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Circuito Multiplexor En Cascada
Ejemplo: Hacer un multiplexor de 8 entradas con multiplexores de 4 entradas
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Estudio del multiplexor 74151 con 8 entradas
Simbolo Lógico
Diagrama de conexiones
Entradas de datos Selección de datos
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Tabla de verdad
C | B | A | strobe | d0 | d1 | d2 | d3 | d4 | d5 | d6 | d7 | y | w |
x | x | x | 1 | x | x | x | x | x | x | x | x | 0 | 1 |
0 | 0 | 0 | 0 | 0 | x | x | x | x | x | x | x | 0 | 1 |
0 | 0 | 0 | 0 | 1 | x | x | x | x | x | x | x | 1 | 0 |
0 | 0 | 1 | 0 | x | 0 | x | x | x | x | x | x | 0 | 1 |
0 | 0 | 1 | 0 | x | 1 | x | x | x | x | x | x | 1 | 0 |
0 | 1 | 0 | 0 | x | x | 0 | x | x | x | x | x | 0 | 1 |
0 | 1 | 0 | 0 | x | x | 1 | x | x | x | x | x | 1 | 0 |
0 | 1 | 1 | 0 | x | x | x | 0 | x | x | x | x | 0 | 1 |
0 | 1 | 1 | 0 | x | x | x | 1 | x | x | x | x | 1 | 0 |
1 | 0 | 0 | 0 | x | x | x | x | 0 | x | x | x | 0 | 1 |
1 | 0 | 0 | 0 | x | x | x | x | 1 | x | x | x | 1 | 0 |
1 | 0 | 1 | 0 | x | x | x | x | x | 0 | x | x | 0 | 1 |
1 | 0 | 1 | 0 | x | x | x | x | x | 1 | x | x | 1 | 0 |
1 | 1 | 0 | 0 | x | x | x | x | x | x | 0 | x | 0 | 1 |
1 | 1 | 0 | 0 | x | x | x | x | x | x | 1 | x | 1 | 0 |
1 | 1 | 1 | 0 | x | x | x | x | x | x | x | 0 | 0 | 1 |
1 | 1 | 1 | 0 | x | x | x | x | x | x | x | 1 | 1 | 0 |
Conclusiones
Como se puede ver en la tabla de la verdad la entrada Strobe está a 0 siempre por lo tanto lo vamos a colocar en 0v del entrenador para ahorrar un interruptor.
La W es la negada de la Y, la casa que construye este circuito es la única que da 2 salidas, todas las otras dan una unia salida de datos, esta opción te permite ahorrar el tener que poner otro circuito integrado inversor.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Utilizan la función inversa de los demultiplexores. La información de la entrada se transmite a la línea de salida seleccionada mediante las entradas de control.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
a | b | S0 | S1 | S2 | S3 |
0 | 0 | x | 0 | 0 | 0 |
0 | 1 | 0 | x | 0 | 0 |
1 | 0 | 0 | 0 | x | 0 |
1 | 1 | 0 | 0 | 0 | x |
Estudio del demultiplexor 74138 con 1 entrada y 8 salidas.
Simbolo Lógico
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Diagrama de conexiones
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Tabla de la verdad
E1 | E2 | E3 | A0 | A1 | A2 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 |
1 | x | x | x | x | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
x | 1 | x | x | x | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
x | x | 0 | x | x | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
Conclusiones
Este circuito hace la función inversa del multiplexor. Dos de sus entradas de datos són negadas, por lo tanto las conectaremos a la massa de 5v del entrenador para poder conseguir 1.
7447 – DECODIFICADOR BCD A 7 SEGMENTS
Compara 2 combinaciones binarias y nos dice si son iguales o no.
a | b | A=B | A B | A B |
0 | 0 | 1 | 0 | 0 |
0 | 1 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 1 | 1 | 0 | 0 |
A1 | A0 | B1 | B0 | |||
0 | 0 | 1 | 0 | A0,1= B1,0 | ||
0 | 1 | 0 | 1 | A0,1 B1,0 | ||
1 | 0 | 0 | 0 | A0,1 B1,0 | ||
1 | 1 | 0 | 1 | A0,1 B1,0 |
Estudio del circuito comparador 7485 con magnitud de 4 bits
Simbolo Lógico
Diagrama de conexiones
Entradas de datos
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Entrada Cascada de Salidas
de datos entradas
Tabla de la verdad
A3,B3 | A2,B2 | A1,B1 | A0,B0 | A B | A B | A=B | A B | A B | A=B |
A3 B3 | x | x | x | x | x | x | 1 | 0 | 0 |
A3 B3 | x | x | x | x | x | x | 0 | 1 | 0 |
A3=B3 | A2 B2 | x | x | x | x | x | 1 | 0 | 0 |
A3=B3 | A2 B2 | x | x | x | x | x | 0 | 1 | 0 |
A3=B3 | A2=B2 | A1 B1 | x | x | x | x | 1 | 0 | 0 |
A3=B3 | A2=B2 | A1 B1 | x | x | x | x | 0 | 1 | 0 |
A3=B3 | A2=B2 | A1=B1 | A0 B0 | x | x | x | 1 | 0 | 0 |
A3=B3 | A2=B2 | A1=B1 | A0 B0 | x | x | x | 0 | 1 | 0 |
A3=B3 | A2=B2 | A1=B1 | A0=B0 | 1 | 0 | 0 | 1 | 0 | 0 |
A3=B3 | A2=B2 | A1=B1 | A0=B0 | 0 | 1 | 0 | 0 | 1 | 0 |
A3=B3 | A2=B2 | A1=B1 | A0=B0 | 0 | 0 | 1 | 0 | 0 | 1 |
A3=B3 | A2=B2 | A1=B1 | A0=B0 | x | x | 1 | 0 | 0 | 1 |
A3=B3 | A2=B2 | A1=B1 | A0=B0 | 1 | 1 | 0 | 0 | 0 | 0 |
A3=B3 | A2=B2 | A1=B1 | A0=B0 | 0 | 0 | 0 | 1 | 1 | 0 |
Conclusiones
Las 3 salidas de datos se utilizarán más adelante para hacer el circuito en cascada, donde se conectaran a las entradas del otro circuito.
Si nosotros ponemos el A3 más grande que el B3, en la salida se encenderà la salida de A3 B3. I asi en cada uno de los casos que se puedan encontrar en funcion de la tabla de la verdad.
Estudio del 7485 en casacada.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Son circuitos combinacionales que realizan operaciones matemáticas.
Suma
A | B | s | cy |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 0 |
1 | 1 | 0 | 1 |
Resta
A | B | r | borrow |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
Estudio del circuito 7483, sumador completo binario de 4 bits con arrastre rapido.
Simbolo Lógico
Diagrama de conexiones
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Tabla de la verdad
Entradas | Salidas | ||||||||
Cin=0 C2= 0 | Cin=1 C2= 1 | ||||||||
A1/A3 | B1/B3 | A2/A4 | B2/B4 | S1/S3 | S2/S4 | C2/C4 | S1/S3 | S2/S3 | C2/C4 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 |
0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 |
1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 |
0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 |
1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
Sumador Total
Para ver el gráfico seleccione la opción "Descargar" del menú superior
E | W | Ci | |
0 | 0 | 0 | A |
1 | 0 | 0 | A+B |
1 | 1 | 0 | A+B |
1 | 1 | 1 | A-B |
Multiplexor de 3 canales, 4 bits y con enable.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Multiplexor de dos canales y un bit con enable, estilo flujo de datos.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Multiplexor de dos canales y un bit con enable, estilo estrucural
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Demultiplexor de 3 canales y dos bits con enable
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Codificador binario 4 a 2 sin prioridad, diseño incorrecto.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Codificador binario 8 a 3 con prioridad.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
dentro | fuera | EO |
HXXXXXXX LHXXXXXX LLHXXXXX LLLHXXXX LLLLHXXX LLLLLHXX LLLLLLHX LLLLLLLH | HHH HHL HLH HLL LHH LHL LLH LLL | L L L L L L L L |
LLLLLLLL | LLL | H |
Codificador binario 16 a 4 con interrupción.
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Decodificador 3 a 8
g1 | g2 | Entrada(2 a 0) | Salida(7 a 0) |
X | H | XXX | HHHHHHHH |
L | L | XXX | HHHHHHHH |
H | L | LLL | LHHHHHHH |
H | L | LLH | HLHHHHHH |
H | L | LHL | HHLHHHHH |
H | L | LHH | HHHLHHHH |
H | L | HLL | HHHHLHHH |
H | L | HLH | HHHHHLHH |
H | L | HHL | HHHHHHLH |
H | L | HHH | HHHHHHHL |
Decodificador de BCD a siete segmentos
Entrada(BCD) | Salida(LED) |
LLLL | HHHHHHL |
LLLH | HHLLLLL |
LLHL | HLHHLHH |
LLHH | HHHLLHH |
LHLL | HHLLHLH |
LHLH | LHHLHHH |
LHHL | LHHHHHH |
LHHH | HHLLLHL |
HLLL | HHHHHHH |
HLLH | HHHLHHH |
LLLL | LLLLLLL |
Cuádruple sumador total
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Decodificador de 2 a 4
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Contador
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Secuenciador
Para ver el gráfico seleccione la opción "Descargar" del menú superior
Mabel Gonzales Urmachea