La Proxima Generación de Arquitecturas de Microprocesadores:

Las arquitecturas tradicionales de los microprocesadores tienen atributos fundamentales que limitan su desempeño. Para lograr un alto rendimiento, los procesadores no solo deben ejecutar las instrucciones de una manera más rápida, sino, que también deben ejecutar mas instrucciones por ciclo de reloj, a esto nos referimos como una mayor "ejecución en paralelo".

Mayor ejecución en paralelo permite que más información sea procesada al mismo tiempo, por consiguiente esto mejora el rendimiento global del procesador.

En arquitecturas tradicionales, el procesador por lo general es sub-utilizado debido a su habilidad limitada para organizar instrucciones. Ramificaciones (instrucciones que cambian el flujo de ejecución interno de un programa) y retrieve de memoria (el tiempo que la data se demora en llegar de la memoria) componen la ya limitada habilidad de los procesadores de hoy en día para lograr la ejecución en paralelo.

Para superar estas limitaciones, una nueva arquitectura es requerida. Las arquitecturas tradicionales demuestran su paralelismo mediante código de maquina secuencial que implica paralelismo solo del procesador.

Intel y Hewlett-Packard han definido conjuntamente una nueva tecnología de arquitectura llamada EPIC llamada así por la habilidad del software de extraer el máximo paralelismo (potencial para trabajar en paralelo) del código original y explícitamente describirlo al hardware.

Intel y HP se han basado en esta tecnología EPIC para definir la arquitectura del set de instrucciones (ISA) que será incorporada en la arquitectura final del microprocesador de 64-bits de Intel.

Esta nueva tecnología ISA de 64-bits trae consigo un modus operandi innovador, ya que haciendo uso de su tecnología EPIC, y combinando paralelismo explícito con conceptos y técnicas avanzadas de arquitectura de computadoras llamadas especulación y predicación superará todas las limitaciones de las arquitecturas tradicionales.

IA-64: Una descripción inicial:

El 4 Oct. 1999 Intel anunció el nuevo nombre para su primer microprocesador IA-64 de nombre clave Merced, Itanium.

IA-64 significa Arquitectura Intel de 64-bits.

Se espera que este en producción a mediados del 2000.

Itanium supuestamente reemplazara toda la línea de procesadores Xeon, que en este momento esta ocupando un lugar muy importante en la industria de los servidores.

Se afirma que tendrá un rendimiento para redes suficiente como para sacarle una ventaja a los RISC de un 20-30% en este rubro.

Intel espera que el nuevo procesador opere a una frecuencia de reloj alrededor de los 800 MHz y que entregue entre 45-50 SPECint95 y 70-100 SPECfp95 (base).

Mientras que en modo x86, Itanium podría igualar el rendimiento de un Pentium II de 500-MHz.

Consumirá 60 Watts. El chip IA-64 esta mas o menos por encima de los 300 mm2.

Se ha estimado que cada uno de los chips Itanium tendrá como precio de venta $5,000.

Itanium mejorara su labor con características como el ECC y lo que Intel llama EMC. Si el chip Itanium cae repetidamente en excepciones de ECC, la arquitectua alerta al sistema operativo.

El CPU del Itanium esta combinado con mas de 4M de SRAM en un modulo que esta conectado horizontalmente a la tarjeta madre.

El procesador será producido con una tecnología de 0.18 micras, la cual también esta siendo desarrollada por Intel Corporation. Decrementando las características de esa tecnología, permite reducir el poder de disipación, aumentar la frecuencia de operación y agrandar la escala de integración. Esta última permite colocar mas unidades funcionales, mas registros y más cache dentro del procesador.

Tendrá cache L1 y L2 en el chip, y cache L3 en el paquete Itanium (el cual es más pequeño que una tarjeta de presentación de 3×5"), mas no adentro del chip, el cual se utilizara para reducir el trafico de bus. El Itanium vendrá con 4 MB de cache L3. Incluirá una opción de 2 Mbytes o de 4 Mbytes de cache L2. OEM"s también podrán añadir cache L4.

El primer Itanium será un modulo de estilo cartucho, incluyendo un CPU, cache L1 y L2 y una interface de bus. El cartucho usara un sistema de bus recientemente definido, usando conceptos del bus del Pentium-II. El Itanium será capaz de soportar 6 gigaflops. Tendrá 4 unidades para enteros y dos unidades de punto flotante.

IA-64 es algo completamente diferente, es una mirada anticipada a la arquitectura que usa "palabras de instrucciones largas" (LIW), predicación de instrucciones, eliminación de ramificaciones, carga especulativa, y otras técnicas avanzadas para extraer mas paralelismo del código de programa.

Definitivamente Intel continuará en el futuro con el desarrollo de procesadores IA-32, tal es el caso de Foster, por ejemplo. Estos futuros procesadores alcanzaran un nivel de desempeño impresionante.