El puerto serie – RS232C (página 3)

32 RS232C: conexión con una impresora La RTS del computador se conecta a la CTS para que las peticiones de transmisión se habiliten directamente Las líneas de la impresora se puentean para que DSR, DCD y CTS estén activas durante la comunicación

33 RS232C: conexión con una impresora El computador es más rápido que la impresora Se toma un pin no usado (ej. 19) en el lado de la impresora Se le da el significado de “buffer de impresora lleno” Hay un problema de compatibilidad: pueden usarse pins distintos Se conecta esta señal a la entrada DSR del computador

34 RS232C: conexión entre computadores La conexión directa no es posible Los dos dispositivos son DTEs Los dos conectores son iguales y las señales coinciden La solución es el esquema denominado módem nulo

35 RS232C: conexión entre computadores La TD de cada DTE se conecta con la RD del otro La entrada de datos de un DTE es la salida de datos del otro Esto simula la tarea que normalmente realizarían los DCEs, los cuales no existen en este tipo de conexión

36 RS232C: conexión entre computadores La señal DTR de cada DTE se utiliza para solicitar la conexión al otro, simulando la presencia de un DCE Activa la señal RI del otro DTE Activa la señal DSR del otro DTE

37 RS232C: conexión entre computadores La señal RTS de cada DTE tiene dos funciones que, de nuevo, simulan la presencia de los DCEs Activa su propia CTS para habilitar la transmisión Activa la DCD del otro para avisarle de la transmisión

38 UART 8250 El circuito que se encarga de las tareas complejas de un puerto serie es denominado UART (Universal Asynchronous Receiver and Transmitter)

Una UART es un emisor/receptor programable para transmisiones asíncronas cuyas funciones son: Conversión serie-paralelo: recibir transmisiones serie y restituir los datos a su forma original Conversión paralelo-serie: serializar datos internos del computador para transmitirlos a través de una línea serie

39 UART 8250 Los PCs actuales utilizan el chip 8250 como UART Encapsulado con 40 pins Bus de datos de 8 bits Su sucesor, el chip 16450, mantiene la compatibilidad pero permite mayores velocidades de transmisión Una versión posterior, el chip 16550, incorpora un buffer FIFO para los datos entrantes/salientes que permite compensar mejor las diferencias de velocidad

40 UART 8250 El control de emisión toma el dato almacenado en el registro de emisión Se incorporan los bits de comienzo, fin y paridad Un registro de desplazamiento permite serializar el dato para su transmisión Solo el chip 16550 implementa la funcionalidad FIFO

41 UART 8250 El control de recepción detecta y separa los bits de comienzo, de fin y de paridad Un registro de desplazamiento va almacenando los bits de datos y, cuando el dato está completo, se pasa al registro de recepción Solo el chip 16550 implementa la funcionalidad FIFO

42 UART 8250 La frecuencia de referencia proviene de un oscilador externo y se divide por el contenido del registro divisor La velocidad de emisión condiciona el funcionamiento del control de emisión (salida BAUDOUT) El control de recepción también tiene en cuenta la velocidad del dispositivo al otro lado de la conexión (entrada RCLK)

43 UART 8250 La frecuencia de referencia proviene de un oscilador externo y se divide por el contenido del registro divisor El registro divisor permite configurar la UART para operar a distintas velocidades Es frecuente que la salida BAUDOUT se conecte a la entrada RCLK para garantizar con ello que emisor y receptor operen a la misma velocidad

44 UART 8250 El registro divisor debe contener el valor adecuado para obtener la velocidad deseada a partir de la frecuencia de referencia

En realidad se multiplica el divisor por 16 para muestrear un mismo bit varias veces y reducir el efecto de posibles distorsiones divisor * 16 frecuencia_referencia velocidad_deseada =

45 UART 8250 La lógica de control del módem se encarga de gestionar las señales del protocolo RS232C Sin y Sout se corresponden con RD y TD DTR, DSR, DCD, RTS, CTS y RI implementan las señales de control del protocolo

46 UART 8250 La lógica de control de interrupciones se encarga de generar una interrupción cuando sea necesario Detecta cambios en las líneas del protocolo y en los registros de emisión y recepción, así como posibles errores de transmisión Genera una interrupción, comprobando el registro máscara, y almacenando su causa en el registro de identificación

47 UART 8250 En total, el chip 8250 tiene 11 registros internos Las tres líneas de dirección permiten seleccionar ocho Las operaciones de lectura/escritura acceden a uno distinto El bit DLAB permite seleccionar el registro divisor

48 UART 8250 Todos los registros están conectados Entre sí por medio de un bus interno Con el computador por medio de la interfaz externa Pueden ser direccionados (direcciones sucesivas desde la base) Pueden ser leídos y escritos

49 UART 8250 Diez de los registros actúan como registros de control y/o registros de estado El undécimo ( scratch-pad ) no tiene funcionalidad Almacenamiento temporal Sólo presente en los chips 16450 y 16550