17 Jerarquía de buses Los controladores de E/S se pueden conectar directamente al bus del sistema Las transferencias entre la memoria y la E/S no interferirán en la actividad del procesador
18 Jerarquía de buses Es más eficiente conectar los controladores de E/S a un bus de expansión Su interfaz regula las transferencias de datos entre los controladores E/S conectados a él y el bus del sistema
19 Jerarquía de buses El bus de expansión permite: Conectar una amplia variedad de dispositivos de E/S Aislar el tráfico de información Memoria ?? Procesador del tráfico correspondiente a la E/S
20 Jerarquía de buses de alto rendimiento La jerarquía de buses tradicional es razonablemente eficiente, pero no consigue adaptarse al continuo aumento del rendimiento de los dispositivos de E/S
La respuesta a este problema consiste en utilizar un bus de alta velocidad Estrechamente integrado al resto del sistema Sólo se requiere un adaptador (bridge) entre el bus del procesador y el bus de alta velocidad
Esta arquitectura recibe el nombre de “arquitectura de entreplanta”
21 Jerarquía de buses de alto rendimiento El procesador se conecta por medio de un bus local al controlador de la memoria caché El controlador de la memoria caché se conecta a su vez al bus del sistema donde está la memoria principal
22 Jerarquía de buses de alto rendimiento El controlador de la memoria caché está integrado junto con el adaptador o dispositivo de acoplo que permite la conexión con el bus de alta velocidad
23 Jerarquía de buses de alto rendimiento El bus de alta velocidad se utiliza para conectar los controladores de E/S rápidos que así lo necesiten Los más lentos pueden conectarse al bus de expansión, que usa una interfaz para adaptar el tráfico que circula
24 Jerarquía de buses de alto rendimiento La ventaja de esta organización es que el bus de alta velocidad acerca al procesador los dispositivos que exigen un rendimiento elevado pero, al mismo tiempo, es independiente del procesador
25 Jerarquía de buses de alto rendimiento Los adaptadores e interfaces tratan con las diferencias de velocidad y de definición de líneas de los buses Los cambios realizados en una parte de la arquitectura no afectan a las demás partes
26 Elementos de diseño de un bus Existe una gran variedad de diseños de buses pero, en general, hay unos pocos elementos comunes de diseño que permiten clasificarlos y distinguirlos unos de otros
27 Tipos de buses Las líneas de bus se pueden dividir en dos tipos genéricos: Dedicadas: están permanentemente asignadas a una función o a un conjunto de componentes del computador Un ejemplo típico de dedicación funcional es el uso de líneas separadas para direcciones y datos Multiplexadas: pueden utilizarse para propósitos diferentes Direcciones y datos podrían transmitirse por la misma línea si se utilizara una señal de control “Dirección Válida” Se pone la dirección en el bus y se activa la línea de control, dando un tiempo para que los distintos controladores lean el bus y comprueben si están siendo direccionados Después de un periodo de tiempo se quita la dirección del bus y se utilizan las mimas líneas para realizar la transferencia
28 Tipos de buses La dedicación física requiere el uso de múltiples buses, cada uno de los cuales conecta solo a un conjunto de controladores Ventaja: alto rendimiento por el menor número de conflictos Desventaja: incremento del costo y el tamaño del sistema
El multiplexado en el tiempo de las líneas permite utilizar las mismas líneas para usos diferentes Ventaja: normalmente ahorra espacio y costes Desventajas: Los controladores necesitarán una circuitería más compleja La falta de paralelismo puede reducir el rendimiento
29 Método de arbitraje En un momento dado puede haber más de un controlador intentando usar el bus, pero sólo uno de ellos puede obtener el control y usarlo para transmitir
Es necesario disponer de un método de arbitraje que determine quién utiliza el bus
En general, los diversos métodos de arbitraje se pueden clasificar en: Centralizados Distribuidos
30 Método de arbitraje El objetivo de ambos métodos de arbitraje es designar un dispositivo como “maestro del bus”, el cual iniciará una transferencia hacia otro dispositivo (esclavo)
En un esquema centralizado hay un único dispositivo físico llamado controlador de bus o árbitro El árbitro es el responsable de asignar tiempos en el bus Puede ser un módulo separado o parte del propio procesador En un esquema distribuido no existe un árbitro central Cada módulo dispone de lógica para controlar el acceso Los módulos actúan conjuntamente para compartir el bus
31 Temporización El término temporización hace referencia a la forma en la que se coordinan los eventos en el bus Con temporización síncrona, la presencia de un evento en el bus está determinada por una señal de reloj El reloj es una línea del bus a través de la que se transmite una secuencia de 1s y 0s a intervalos regulares de igual duración El ciclo de reloj o de bus es el intervalo mínimo en el que la señal toma los dos valores posibles y define la unidad de medida del tiempo dentro del bus (time slot) Todos los eventos empiezan al principio del ciclo de bus Con temporización asíncrona, la presencia de un evento en el bus es consecuencia y depende de que se produzca un evento previo
32 Temporización La temporización síncrona es más fácil de implementar y comprobar
Sin embargo, la temporización síncrona es menos flexible debido a que todos los dispositivos conectados al bus deben operar a la misma frecuencia de reloj y, por tanto, no siempre se aprovecharán sus posibilidades
La temporización asíncrona permite que una mezcla de dispositivos rápidos y lentos, construidos con distintas tecnologías, compartan un mismo bus
33 Temporización síncrona
34 Temporización asíncrona: lectura
35 Temporización asíncrona: escritura
36 Anchura del bus La anchura de un bus es el número de líneas distintas que lo componen
La anchura del bus afecta tanto a la capacidad como al rendimiento del sistema Cuanto más ancho es el bus de datos, mayor es el número de bits que se transmiten a la vez y, por tanto, mayor es el rendimiento del sistema Cuanto más ancho es el bus de direcciones, mayor es el rango de posiciones a las que se puede hacer referencia y, por tanto, mayor es la capacidad máxima del sistema
37 Tipos de transferencia de datos Un bus permite varios tipos de transferencias de datos Todos los buses permiten transferencias de lectura y escritura Transferencias de lectura: esclavo ? maestro Transferencias de escritura: maestro ? esclavo En el caso de un bus multiplexado, primero se especifica la dirección y luego se transmite el dato Las lecturas implican esperar la respuesta del esclavo Tanto en lecturas como en escrituras pueden aparecer retardos adicionales si es necesario tomar el control del bus dos veces por medio de un procedimiento de arbitraje
38 Tipos de transferencia de datos Un bus permite varios tipos de transferencias de datos Todos los buses permiten transferencias de lectura y escritura Transferencias de lectura: esclavo ? maestro Transferencias de escritura: maestro ? esclavo En el caso de líneas dedicadas, la dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se ubica en el bus de datos En una escritura, el maestro pone el dato tan pronto se estabiliza la dirección y el esclavo ha podido reconocerla En una lectura, el esclavo pone el dato tan pronto como haya reconocido la dirección y disponga del mismo
39 Tipos de transferencia de datos Algunos buses permiten operaciones combinadas Una lectura-modificación-escritura es una lectura seguida inmediatamente de una escritura en la misma dirección La dirección se proporciona una sola vez al comienzo de la operación La operación se considera indivisible para evitar el acceso al dato por parte de otros maestros del bus (protección de memoria compartida)
40 Tipos de transferencia de datos Algunos buses permiten operaciones combinadas Una lectura-después-de-escritura consiste en una escritura seguida de una lectura en la misma dirección También es una operación indivisible La lectura puede tener el propósito de comprobar el resultado
| Página siguiente |