Descargar

Introducción al CPU

Enviado por Pablo Turmero

Partes: 1, 2, 3, 4

    edu.red “NUEVAS” VS “VIEJAS” ARQUITECTURAS/ISA Debate tradicional en arquitectura de computadores: RISC vs. CISC RISC Reduced Instruction Set Computer CISC Complex Instruction Set Computer 1

    edu.red CISC RISC 2 “NUEVAS” VS “VIEJAS” ARQUITECTURAS/ISA Instrucciones máquina Ejecución de instrucciones Instrucciones máquina Conversión a microcódigo Microinstrucciones Ejecución de Microinstrucciones

    edu.red ARQUITECTURAS CISC Muchas instrucciones complejas. Instrucciones de longitud variable. Operaciones tipo Memoria a registro. Pocos registros “generales/implícitos” (8). Opcionalmente. Arquitectura 32/64 bit. 2-3 direccionamientos. Varios modos de direccionamiento en las instrucciones load/store: LD effective address No usa saltos retardados (Delayed branch). 3

    edu.red ARQUITECTURAS RISC

    Número limitado de instrucciones simples. Instrucciones de longitud fija (32 bit) + codificación con campos fijos. Operaciones Registro a registro. Arquitectura Load/Store. Alto número de registros de propósito general (32). Opcionalmente. Arquitectura de 64bits. 3 direccionamientos: registro, inmediato, desplazamiento. Un único modo de direccionamiento para los load/store: base + desplazamiento. Instrucciones aritméticas tipo reg-reg de 3-direcciones. Delayed branch (salto retardado). 4

    edu.red ARQUITECTURAS RISC: EJEMPLO MIPS Instrucciones (tipos) Load/Store Cómputo (ALU) Jump / Branch Coma flotante coprocesador Gestión de memoria Especiales R0 – R31 PC HI LO Registros Formato de instrucciones 3 formatos Longitud fija de 32 bit 5

    edu.red ARQUITECTURAS RISC: EJEMPLO MIPS Tipo R Este tipo de instrucciones es el usado en las operaciones ALU registro – registro. Tienen los primeros seis bits a 0, y los u ´ltimos seis bits (campo funct) codifica la operación aritmética. Campos de la instrucción: Op: Código de operación. Rs: Primer registro operando fuente. Rt: Segundo registro operando fuente. Rd: Registro operando destino, donde se almacena el resultado de la operación. Shamt (Shift Amount): Desplazamiento para las instrucciones de tipo Shift. Funct: Función. Completa el OpCode para seleccionar el tipo de instrucción del que se trata. 6

    edu.red ARQUITECTURAS RISC: EJEMPLO MIPS 7 Tipo I Se trata de instrucciones que necesitan incorporar un operando inmediato, es decir, aritmético-lógicas, direccionamientos a memoria y saltos. Campos de la instrucción: Op: Código de la operación. Rs: Registro fuente. Rt: Registro destino. Inmediate: Operando inmediato o desplazamiento en direccionamientos a memoria u offset relativo al PC en los saltos.

    edu.red ARQUITECTURAS RISC: EJEMPLO MIPS 8 Tipo J Usadas en las operaciones de salto incondicional. Campos de la instrucción: OpCode: Código de operación. Offset: Offset relativo al PC. Se trata de instrucciones que necesitan incorporar un operando inmediato, es decir, aritmético-lógicas, direccionamientos a memoria y saltos.

    edu.red ARQUITECTURAS RISC: EJEMPLO MIPS64 9

    edu.red ARQUITECTURAS RISC: EJEMPLO MIPS64 10

    Partes: 1, 2, 3, 4
    Página siguiente