La UART es un circuito que envía datos paralelos en forma serial (realiza una transformación paralelo-serie). Es utilizada en conjunto con un estándar que especifica las características eléctricas, mecánicas, funcionales y de procedimiento de dos equipos de comunicación (RS-232).
Se denomina “Universal” debido a que el formato de los datos y la velocidad de transmisión son configurables y que los niveles de señalización eléctricos y métodos son manejados por un circuito externo a la UART. Las velocidades de transmisión más comunes son 2400, 4800, 9600, 15500, y 19200 bps Introducción
Especifica niveles de voltaje y señal, la configuración de pines de los conectores, el control entre equipos, la forma y características físicas de los conectores. Los niveles lógicos ‘0’ y ‘1’ están definidos como los valores eléctricos +3 a +15V y -3 a -15V, respectivamente. Estándar RS-232 (EIA/TIA-232-E)
Estándar RS-232 (EIA/TIA-232-E)
Incluye un transmisor y un receptor. El primero es básicamente un registro de desplazamiento con carga paralelo y salida serie, mientras que el segundo carga valores en serie para luego agruparlos en un dato. (Gp:) Transmisor (Gp:) Entrada paralelo (Gp:) Salida serie
(Gp:) Receptor (Gp:) Entrada serie (Gp:) Salida paralelo
Bloques de una UART
Bit de inicio ‘0’ Dato Bit de paridad Bit de fin ‘1’ En reposo (idle). La línea está en ‘1’ 1. Mientras no existan datos para enviar la línea se mantiene en ‘1’ Formato de datos
Bit de inicio ‘0’ Dato Bit de paridad Bit de fin ‘1’ En reposo (idle). La línea está en ‘1’ 2. Cuando se tiene un dato para transmitir el transmisor inicia el proceso enviando un bit ‘0’ Formato de datos
Bit de inicio ‘0’ Dato Bit de paridad Bit de fin ‘1’ En reposo (idle). La línea está en ‘1’ 3. Seguidamente se envía el dato bit a bit, comenzando por el menos significativo Formato de datos
Bit de inicio ‘0’ Dato Bit de paridad Bit de fin ‘1’ En reposo (idle). La línea está en ‘1’ 4. En caso de que se haya especificado, después del último bit del dato transmitido (el más significativo) se agrega un bit de paridad Formato de datos
Bit de inicio ‘0’ Dato Bit de paridad Bit de fin ‘1’ En reposo (idle). La línea está en ‘1’ 5. Para finalizar se cierra la trama con uno o dos bits de fin poniendo la línea en ‘1’. Formato de datos
Receptor: circuito para la obtención del dato por medio del sobremuestreo Generador de baud rate: circuito generador de los ticks de muestreo Circuito de interfaz: circuito encargado de proveer un buffer y estado entre el receptor UART y el sistema que utiliza la UART Subsistema de recepción: Esquema
Ya que no existe información de clock en la señal transmitida el receptor puede obtener los bits del dato sólo basándose en los parámetros predeterminados. Se utiliza un esquema de sobremuestreo para estimar el punto medio de los bits transmitidos. Subsistema de recepción: Esquema
Subsistema de recepción: Interfaz Provee un mecanismo para indicar la disponibilidad de un nuevo dato y para evitar que ese dato sea leído múltiples veces.
Provee almacenamiento entre el sistema principal y la uart (receptor). No todos los esquemas cumplen esto.
Subsistema de recepción: Esquema 1 de interfaz
Subsistema de recepción: Esquema 2 de interfaz
Subsistema de recepción: Esquema 3 de interfaz
0 1 2 3 4 5 6 7 (Gp:) rd
(Gp:) wr
(Gp:) wr
(Gp:) wr
(Gp:) wr
(Gp:) rd
(Gp:) rd
(Gp:) wr
(Gp:) wr
(Gp:) wr
(Gp:) wr
Subsistema de recepción: FIFO
| Página siguiente |