Conversión de digital a analógico
Básicamente, la conversión D/A es el proceso de tomar un valor representado en CÓDIGO DIGITAL (como binario o en BCD) y convertirlo en un voltaje o corriente que sea proporcional al valor digital.
D | C | B | A | VSAL |
0 | 0 | 0 | 0 | 0V |
0 | 0 | 0 | 1 | 1V |
0 | 0 | 1 | 0 | 2V |
0 | 0 | 1 | 1 | 3V |
0 | 1 | 0 | 0 | 4V |
0 | 1 | 0 | 1 | 5V |
0 | 1 | 1 | 0 | 6V |
0 | 1 | 1 | 1 | 7V |
1 | 0 | 0 | 0 | 8V |
1 | 0 | 0 | 1 | 9V |
1 | 0 | 1 | 0 | 10V |
1 | 0 | 1 | 1 | 11V |
1 | 1 | 0 | 0 | 12V |
1 | 1 | 0 | 1 | 13V |
1 | 1 | 1 | 0 | 14V |
1 | 1 | 1 | 1 | 15V |
CONVERTIDOR ANALÓGICO-DIGITAL DE CUATRO BITS CON SALIDA DE VOLTAJE
En el laboratorio se muestra un circuito básico de un tipo de DAC de cuatro bits. Las entradas A, B, C, D en entradas binarias que se supone tiene valores de 0V a 5V (en el laboratorio se utilizó 0V a 8V).
El amplificador operacional empleado es un amplificador sumador que produce la suma ponderada de estos voltajes de entrada. Hay que recordar que el amplificador sumador multiplica cada voltaje por la relación de la resistencia de retroalimentación RF a la resistencia de entrada correspondiente RENT. En ese circuito RF= 1K? y las resistencias de entrada varían de 1K? a 8K?. La entrada D tiene RENT= 1K?. Por lo que el amplificador sumador pasa el voltaje en D sin atenuación. La entrada C tiene RENT= 2K?, por lo tanto lo que se atenuara en 1/2. De manera similar, la entrada B se atenuara en ¼ y al entrada de A en 1/8. Por lo tanto la salida del amplificador se puede expresar se puede expresar como:
VSAL= -(VD+1/2VC+1/4VB+1/8VA)
La presencia de signo negativo se debe a que el amplificador sumador es un amplificador inversor de polaridad; pero para nuestros fines esto no tiene importancia.
D | C | B | A | VSAL |
0 | 0 | 0 | 0 | 0 |
D | C | B | A | VSAL | |||||||||||
0 | 0 | 0 | 1 | -0.997V | LSB | ||||||||||
D | C | B | A | VSAL |
0 | 0 | 1 | 0 | -1.997V |
D | C | B | A | VSAL |
0 | 0 | 1 | 1 | -2.997V |
D | C | B | A | VSAL |
0 | 1 | 0 | 0 | -3.997V |
D | C | B | A | VSAL |
0 | 1 | 0 | 1 | -4.997V |
D | C | B | A | VSAL |
0 | 1 | 1 | 0 | -5.997V |
D | C | B | A | VSAL |
0 | 1 | 1 | 1 | -6.997V |
D | C | B | A | VSAL |
1 | 0 | 0 | 0 | -7.997V |
D | C | B | A | VSAL |
1 | 0 | 0 | 1 | -8.997V |
D | C | B | A | VSAL |
1 | 0 | 1 | 0 | -9.997V |
D | C | B | A | VSAL |
1 | 0 | 1 | 1 | -10.997V |
D | C | B | A | VSAL |
1 | 1 | 0 | 0 | -11.997V |
D | C | B | A | VSAL |
1 | 1 | 0 | 1 | -12.997V |
D | C | B | A | VSAL |
1 | 1 | 1 | 0 | -13.997V |
D | C | B | A | VSAL | ||||||
1 | 1 | 1 | 1 | -14.096V | MSB | |||||
Autor:
Jonathan Polo Caballero