Definiciones Señal digital: señal discreta que sólo puede tomar ciertos valores Señal digital binaria: sólo dos valores, VH y VL Circuitos que vamos a ver: VH = 5 V , VL = 0 V Correspondencia: valor físico ? valor lógico
Definiciones Circuito digital: procesa señales digitales Puertas lógicas: tensión salida función de la/s tensión/es de entrada Necesita estar alimentada. Tabla de verdad: expresa relación tensión entrada y salida Intervalos de las tensiones: criterio de proximidad
Escalas de integración Circuito integrado: distintos componentes integrados en un trozo de silicio Escala de integración: nº aproximado de componentes dentro del chip SSI (10), MSI (100), LS (miles), VLSI (millones)
Familias lógicas Distintos componentes, distintas familias DL, Diode Logic apenas se utiliza
AND
DTL, Diode Transistor Logic
NAND
Familias lógicas RTL, Resistor Transistor Logic
NOT
TTL, Transistor Transistor Logic Transistor multiemisor Rápidos Consumo potencia alto
NAND
Familias lógicas NMOS Menor potencia
NOT
CMOS: transistores NMOS y PMOS Más lentas que TTL Más pequeñas Consumo potencia bajo
NOT
Transistores bipolares en las puertas lógicas Dos tensiones: H, L. Dos zonas de funcionamiento: corte y saturación Esquema ideal
CORTE
VBE ? 0,7
SATURACIÓN
+ + +5V – – E (Gp:) V (Gp:) S
(Gp:) V (Gp:) E
S + + +5V – – E (Gp:) V (Gp:) S
(Gp:) V (Gp:) E
S 0.7 0.5
Transistores NMOS en las puertas lógicas Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica Esquema ideal, VT >0
CORTE
VGS ? VT
ZONA ÓHMICA
VGS ? VT
E S + + +5 V – – (Gp:) G (Gp:) N
(Gp:) S (Gp:) N
(Gp:) D (Gp:) N
(Gp:) V (Gp:) S
(Gp:) V (Gp:) E
E S + + +5 V – – (Gp:) G (Gp:) N
(Gp:) S (Gp:) N
(Gp:) D (Gp:) N
(Gp:) V (Gp:) S
(Gp:) V (Gp:) E
Transistores PMOS en las puertas lógicas Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica Esquema ideal, VT < 0
CORTE
VGS ? VT
ZONA ÓHMICA
VGS ? VT
E S + + +5 V – – (Gp:) G
(Gp:) S
(Gp:) D
(Gp:) V (Gp:) S
(Gp:) V (Gp:) E
E S + + +5 V – – (Gp:) G
(Gp:) S
(Gp:) D
(Gp:) V (Gp:) S
(Gp:) V (Gp:) E
Lógica CMOS E S + + +5 V – – (Gp:) G (Gp:) N
(Gp:) S (Gp:) N
(Gp:) D (Gp:) N
(Gp:) G (Gp:) P
(Gp:) D (Gp:) P
(Gp:) S (Gp:) P
(Gp:) V (Gp:) S
(Gp:) V (Gp:) E
VE= 5V E S + + +5 V – – (Gp:) G (Gp:) N
(Gp:) S (Gp:) N
(Gp:) D (Gp:) N
(Gp:) G (Gp:) P
(Gp:) D (Gp:) P
(Gp:) S (Gp:) P
(Gp:) V (Gp:) S
(Gp:) V (Gp:) E
VE= 0V