ANÁLISIS DE CIRCUITOS COMBINACIONALES Un circuito combinacional es un circuito digital cuyas salidas, en un instante determinado y sin considerar los tiempos de propagación de las puertas, son función, exclusivamente, de la “combinación” de valores binarios de las entradas del circuito en ese mismo instante.
Diseño de Circuitos Lógicos Combinatorios Requerimiento Se construye la tabla de Verdad. NO siembre se aplica BOOLE y DEMORGAN Aplicar Sumas de Productos. Simplificación con los teoremas anteriores
En que consiste? Síntesis se entiende como la obtención de circuitos lógicos, a partir de una descripción inicial que utiliza el lenguaje convencional y luego es transferida a una tabla de verdad.
Funciones de salida, maxtérminos y mintérminos
Procedimientos de Diseño Requerimiento Diseñe un circuito lógico que tenga entradas A, B y C y cuya salida sea alta solo cuando la mayor parte de las entradas sean ALTAS.
Tabla de Verdad.
Simplificación Se escriben los términos, para los casos en que la salida es “UNO” y se procede a simplificar
Implantación de Diseño Final.
Ejemplo 2 Se desea diseñar un sistema de aviso muy simple para un coche,que debe operar del siguiente modo: Si el motor está apagado y las puertas abiertas, sonará una alarma. Si el motor está encendido y el freno de mano está puesto,también sonará la alarma. Las situaciones reales, motor encendido o apagado, puertas abiertas o cerradas, etc pueden tratarse como variables binarias.
Análisis Sean f,e,p tres variables binarias que indican: F? freno de mano. Toma el valor 1 si está puesto y 0 en caso contrario. P? Puerta. Toma el valor 1 si alguna de las puertas del coche están abiertas y 0 cuando todas las puertas están cerradas. e? encendido. Toma el valor 1 si el motor está arrancado, 0 si está apagado. La salida A puede considerarse también como una señal binaria, A, que toma dos valores posibles: Si A=1 , la alarma se activa, si A=0, la alarma no se activa.
Tabla de verdad
Diseñar un Sumador Requerimiento Diseñar un Circuito Sumador de dos Bits que produzca dos salidas S? La suma y C ? un bit de transporte o desbordamiento. Tabla de Verdad
Expresiones Lógicas S = A’ B + A B’ T= A B OR
Ejercicios Diseñar un Sumador de Tres BITS Diseñar un circuito lógico de 3 bits cuya salida sea 1 solo cuando las entradas ABC (A?LSB, C?MSB) esten en un rango ente 4 y 8 binarior espectivamente. Diseñar un decodificador de BCD a 7 Segmentos.
Sumador de Tres Bits
Generalización de Sumadores
7 Segmentos ANODO COMUN CATODO COMUN
Decodificador 7447
MÉTODO DE LOS MAPAS DE KARNAUGH
Construcción de los Mapas de KARNAUGH extensión del diagrama de Venn. Esto nace de la representación geométrica de los números binarios. Un número binario de n bits, puede representarse por lo que se denomina un punto en un espacio N Numero de 1 bit ? 0 y 1
CUBO 1. Representación de 1 bit Cubo 0 Cubo 1 El cubo 1 se obtiene proyectando el cubo 0 0 1 (Gp:) Cubo 2 (Gp:) 0 (Gp:) 1 (Gp:) 0 (Gp:) 1
Cubo 2 00 01 10 11 El cubo 2 se obtiene proyectando el cubo 1
1 Crear el mapa de Karnaug Recomendado para Máximo 6 Variables. Método de Simplificación Manual Se construye el mapa de Karnaugh
Representación de 3 Variables
Mapa de 3 y 4 Variables
2- Fijar los 1 de las expresiones z= A’B’C + A’BC z=A’B’C’D’ + A’B’C’D+A’B’CD+A’B’CD’ +AB’C’D’+AB’CD+AB’CD’
3 – Simplificación (1) Z= AB’+AB=A Z=A’B + AB = B Z=A’B’+A’B = A’ Z=A’B’+AB’= B’
3- Simplificación(2) Para tres Variables. Z= A’B’C’ + AB’C’ + ABC + ABC’ Z= (A’+A)B’C ‘+ AB(C+C’) Z=B’C’ + AB
3- Simplificación(3) Z=A’B’C’+A’BC’ = A’C’ Z= AB’C’ + ABC’ = AC’
3 – Variables Casos
Cuando una variable aparece en forma complementada (X’) y no complementada (X) dentro de un agrupamiento, esa variable se elimina de la expresión. Las variables que son iguales en todos agrupamientos deben aparecer al final de la expresión. Conclusión
4 Variables Caso 1
4 Variables Bloques
4 Variables Casos Varios Alternativas ?
4 Variables Casos Varios(2)
Condición No Importa Z=A
Resumen 1.- Dibujar la cuadrícula correspondiente al número de variables de la función 2.- Sombrear la zona correspondiente a la función (1) 3.- Recubrir dicha zona con bloques que sean lo mayores posible 4.- Si se puede quitar algún bloque de forma que la zona cubierta siga siendo la misma 5.- La expresión simplificada de f se corresponde a la suma de los monomios correspondientes a los bloques que queden
Ejemplos SubMapas de Karnaugh
Ejemplo 1 Diseñar un circuito lógico combinatorio que detecte, mediante UNOS, los números pares para una combinación de 3 variables de entrada. Función canónica
Ejemplo 1 Solución A'BC' + ABC' = (A' + A)BC' = BC' BC
Ejemplo 2- Circuito Velocímetro Se tienen 3 Códigos del ADC ABCD Las lámparas deben incrementarse de dos niveles en dos. L1 ON ? 001 L1 & L2 ?001 y 010 etc Los codigo 110 y 111 no responde.
Solución
Solución
Ejemplo 3 Diseñar un codificador de 4 a 2 líneas. Diseñar este mismo codificador pero con prioridad. Diseñar un codificador de 8 a 3 líneas. Diseñar este mismo codificador pero con prioridad.
Ejemplo4 Desarrollar un circuito Hardware de 3 bits para la función: (Gp:) n (Gp:) F(X,Y) (Gp:) X (Gp:) Y